由製程領先 朝系統整合應用創新
全球半導體正式邁入後摩爾定律時代，AI與HPC需求急遽攀升，先進封裝成為決定科技競爭力與產業布局的關鍵技術。國研院半導體中心今（1/13）日正式發表晶片級先進封裝研發平台，助攻臺灣半導體產業從製程領先邁向系統整合與應用創新領先的新階段。
半導體中心表示，這套晶片級先進封裝研發平台展現4大核心價值。在技術面，突破摩爾定律限制，結合感測與運算，打造實體 AI 與系統級創新的關鍵平台；在經濟面，以感測＋封裝＋系統整合，啟動新型態半導體創新模式；在產業面，串聯產學研，加速前瞻技術落地與商業化；最後，在國際合作策略，提供學研單位對接國際頂尖技術，推動跨領域與跨國界的合作與發展。
催生專屬生態系 加速實體AI落地
國科會主委吳誠文表示，未來AI應用需更高效、高密度、低功耗的晶片解決方案，對科研的挑戰前所未有，但機會也同樣巨大。其中關鍵就在先進封裝技術，成為串連「晶片到系統、創意到產品」的價值鏈樞紐，更是推動AI新十大建設中，矽光子、量子電腦與智慧機器人等關鍵技術不可或缺的基石。
吳誠文強調，先進封裝技術不只是下一代半導體競爭的主戰場，更將決定臺灣未來的科技領導地位。此時，國研院半導體中心開發的晶片級先進封裝研發平台，不僅為臺灣產學研各界提供全球獨特的晶片級先進封裝研發能力，更催生專屬臺灣的先進封裝創新生態系，加速實體AI技術落地與商業化，帶動百工百業升級。
異質整合先進封裝 延續摩爾定律
半導體中心指出，隨製程微縮逼近物理極限，傳統以單一大型晶片為核心的系統單晶片（SoC）設計，已難以全面回應像AI、HPC對高速運算、超高頻寬與低功耗的需求。雖然SoC具備高度整合與低功耗優勢，但在效能擴展、晶片內傳輸距離、功耗管理、良率與成本以及系統架構彈性等方面，已顯露瓶頸。
因此，以異質整合為核心的先進封裝技術應運而生。透過將處理器、記憶體、高速傳輸等不同功能的小晶片（chiplet），如樂高積木般堆疊進行3D封裝整合，可依功能選擇合適的製程，不僅能有效提升良率、降低成本，更能大幅提升系統運算效能、頻寬與能源效率，同時保有高模組化與未來擴充性，成為一條能夠延續摩爾定律的關鍵路徑。
CoCoB封裝去傳統基板 兩大優勢
目前，全球能量產的最先進封裝技術為台積電的CoWoS（Chip-on-Wafer-on-Substrate），透過中介層晶圓與基板，實現運算晶片與高頻寬記憶體的高密度整合。然而，由於基板層的存在，也帶來成本、訊號傳輸距離與製程複雜度等挑戰。
半導體中心今天發表的晶片級先進封裝研發平台，具國際前瞻性關鍵突破，創新提出去除基板的 CoCoB（Chip-on-Chip-on-Board）封裝架構。這項技術省去傳統基板，直接將中介層晶片與電路板連接，其挑戰難度如同要將很大一片的鋼化玻璃，直接放在鋪滿鵝卵石的地面上，且需確保每個接觸點都能精準對接相連。對此，半導體中心表示，透過在每一微小連接球下方導入可流動介面材料，已成功克服不平整的問題，所有接點都能可靠接合。
半導體中心指出，CoCoB技術有兩大優勢。首先，能大幅縮短訊號傳輸路徑，顯著提升整合密度與系統效能；其次，可以降低基板成本與製程複雜度，特別適合學研單位與新創團隊進行高彈性、低成本的異質整合實驗；業界認為這種「去除基板」的封裝架構，將是下一代AI晶片的重要發展方向，也進一步驗證CoCoB技術的前瞻性與策略價值。
驅動AI矽革命 補上創新關鍵拼圖
這個開放式研發平台，不僅支援HPC所需的處理器與高頻寬記憶體整合，也可以高度整合生醫、環境感測、光電、電源管理等多元異質晶片，特別適用於雛型驗證與前瞻應用開發。目前，已吸國內外16個教授研究團隊參與，包括臺、清、交、成與美國史丹佛大學、加州大學、加拿大多倫多大學、德國慕尼黑工業大學等，投入AI運算、高頻通訊、感測、矽光子與電源晶片等多樣化晶片模組的設計與驗證。
國研院表示，全球先進封裝的產能，長期以來供不應求，致使產學研與新創團隊難以取得最前沿的封裝資源。半導體中心這次建置的晶片級先進封裝研發平台，正是用國家級科研量能，為臺灣半導體創新，補上一塊關鍵拼圖。
