國研院半導體中心（TSRI）與旺宏電子上午宣布成功開發出3D動態隨機存取記憶體（3D DRAM）。目前，全世界提出3D DRAM雛形與結構的頂尖研究團隊屈指可數，且均處於實驗階段尚未量產，這項研發成果印證雙方合作成果已躋身國際領先群。
半導體中心與旺宏合作開發的新型高密度、高頻寬3D DRAM，採用半導體中心積層型3D晶片製程服務平台的低溫製造技術加上旺宏Bit-Cost Scalable專利製程，因具備體積小高密度、高頻寬、高耐用度與低能耗等優勢，不但在AI晶片發展上扮演關鍵角色；一旦順利量產，將在全世界快速建立起領先地位。
挺進AI世代 記憶體角色越發吃重
不論AI訓練、穿戴裝置、醫療電子、車用電子、智慧家電等應用，記憶體直接影響AI晶片處理數據的速度、效率與可靠度。所以做出好的記憶體在AI時代至關重要。傳統2D平面製作的記憶體因已達密度上限，全球記憶體廠商為求突破，紛將研發焦點轉向3D堆疊記憶體，如同把平面停車場改為立體停車塔，期望在相同面積上大幅提升記憶體密度。
動態隨機存取記憶體，簡稱DRAM（Dynamic Random-Access Memory），因讀寫速度快、耐久低成本，向來是AI晶片暫存記憶體主流。不過，隨著AI晶片發展需要更海量高速運算，當前AI晶片經層層堆疊串連的高頻寬記憶體（High Bandwidth Memory, HBM）常受封裝技術限制，耗能也增加AI晶片總耗電量，迫使全球研發單位與記憶體大廠將研發主軸，朝製造出更高頻寬、傳輸訊號更快、更高密度的高容量低耗能HBM。
無電容新設計 大幅縮小元件尺寸
傳統上HBM中的DRAM由1個電晶體與1個電容組成，以電晶體為開關，對電容充電或放電時記錄1或0；3D DRAM不用傳統記憶體中體積較大的電容，改以兩顆氧化銦鎵鋅（Indium Gallium Zinc Oxide, IGZO）電晶體串聯組成，且將0與1的訊號，存在兩顆電晶體間。
這種無電容新型結構設計，可使記憶體尺寸變得更小，堆疊時更緊密，同時能消除因電容造成的讀寫速度慢與高耗能等缺點；尤其，以氧化銦鎵鋅這種寬能隙半導體材料製成的電晶體，可以延長記憶體資料保存時間並降低儲存訊號隨時間流失的機率。
3D DRAM也因此較傳統DRAM的保存時間，一下子延長多達數千到數萬倍以上。意味著耗電儲存與讀取資料的間隔時間可以大幅拉長，因此能大幅降低能耗。目前，3D DRAM新型記憶體的高耐久度已獲實際驗證，將成為AI晶片HBM記憶體首選。
整合雙方專利 開創全球領先地位
要成功實現HBM記憶體的3D堆疊，首重在加熱製作上層記憶體時，能免除因熱損，損及下層已做好的半導體元件。尤其，在縮小記憶體尺寸後，上下層間的間距將變得更小更易受熱損影響。此次雙方成功開發出的3D DRAM，採用半導體中心積層型3D晶片製程服務平台的低溫製造技術加上旺宏Bit-Cost Scalable專利製程，正可解決上述技術問題。
其中，半導體中心積層型3D晶片製程服務平台歷年開發出多項低溫製造技術，2020年以來已協助在IEDM、VLSI等指標性會議發表論文83篇以上；這項低溫製造技術，因能讓下層元件保持在低溫環境，故可助攻層層堆疊的HBM記憶體製造上。
旺宏的Bit-Cost Scalable專利製程是新型3D DRAM另一項核心技術，其技術內涵是先將多層記憶體的電流通道垂直堆疊，再用一次性蝕刻將記憶體單元陣列製作出來，大幅減少3D堆疊記憶體工序，省時且降低成本。
這項研發成果，印證雙方團隊與合作成果均已躋身國際領先群，3D DRAM成功量產後更可在全球快速建立起領先地位；同時，也將助力國內高階半導體人才與主流技術接軌，進一步深化研發量能。
延伸閱讀
- 半導體中心攜手台積 研發量能再升級
- 英福康創新中心 助攻半導體先進製程
- 半導體要續強 侯拓宏：深化研發量能
- 突破異質整合新技術 臺日聯盟創新局
- 臺歐晶片創新論壇 共探半導體新未來
- 接軌國際研發 台積贈工研院高階設備
